利用賦值語(yǔ)句設(shè)計(jì)組合邏輯的3‐8譯碼器設(shè)計(jì)程序如下,補(bǔ)全程序。
請(qǐng)根據(jù)所學(xué)知識(shí),用verilog-HDL硬件描述語(yǔ)言設(shè)計(jì)一個(gè)8-3線編碼器,真值表如下圖。其中:輸入8個(gè)互斥的信號(hào),輸出3位二進(jìn)制代碼。
下面是一個(gè)三態(tài)門的程序,其中使能端為en,低電平時(shí),三態(tài)門屬于高阻狀態(tài)。請(qǐng)把缺少的部分補(bǔ)充完整。