電路如圖4.26所示: (1) 圖示電路中采用什么觸發(fā)方式; (2) 分析下圖所示時序邏輯電路,并指出其邏輯功能; (3) 設(shè)觸發(fā)器初態(tài)為0,畫出在CP脈沖下Q0和Q1的波形。
圖中為TTL門電路,其輸出為()狀態(tài)。
A.高電平 B.低電平 C.高阻態(tài) D.不確定
A.AD+A’D’ B.A’+D C.A+D D.A’C+AD