問(wèn)答題

【簡(jiǎn)答題】用VHDL/VeilogHDL語(yǔ)言開(kāi)發(fā)可編程邏輯電路的完整流程。

答案： 文本編輯→功能仿真→邏輯綜合→布局布線→時(shí)序仿真。
題目列表

你可能感興趣的試題

問(wèn)答題

【簡(jiǎn)答題】硬件描述語(yǔ)言的突出優(yōu)點(diǎn)是什么？
答案： 語(yǔ)言與工藝的無(wú)關(guān)性語(yǔ)言的公開(kāi)可利用性，便于實(shí)現(xiàn)大規(guī)模系統(tǒng)的設(shè)計(jì)
具有很強(qiáng)邏輯描述和仿真功能，而且輸入效率高，在...
問(wèn)答題

【簡(jiǎn)答題】WHEN_ELSE條件信號(hào)賦值語(yǔ)句和IF_ELSE順序語(yǔ)句的異同？
答案： WHEN_ELSE條件信號(hào)賦值語(yǔ)句中無(wú)標(biāo)點(diǎn)，只有最后有分號(hào)必須成對(duì)出現(xiàn)是并行語(yǔ)句，必須放在結(jié)構(gòu)體中。
IF_E...
微信掃碼免費(fèi)搜題